CEPC/NICA/CEE项目探测器芯片流片项目单一来源公示
[HSCXC06-20210023］
根据《华中师范大学采购管理办法》的规定，华中师范大学拟对CEPC/NICA/CEE项目探测器芯片流片项目按照单一来源方式采购，现予以公示。
一、项目信息
1. 项目名称：CEPC/NICA/CEE项目探测器芯片流片项目 。
2. 拟采购的服务的说明：为硅探测器设计及性能研究，基于华力的ICRD 55nm
DR工艺升级版本开展单片式有源像素探测器芯片流片，进行限速内电路仿真和优化，实现小像素耗尽型CPS设计，提高信噪比，使用stitching拼接技术和新型像素阵列高速读出架构实现晶元级大面积像素芯片的研制。其工艺与器件需具备以下技术要求：1)Stitching工艺;2)55 nm 制程;3)支持1.2V核心器件与3.3V IO器件；4)支持到4层metal options;5)具备完整的HVT/SVT/LVT 数字电路单元库；6)具备完整的数字IO库和模拟IO库；7)支持深N阱和深P阱，即四阱工艺；8)高阻外延;9)SRAM IP;10)多平台PDK（Process Design Kit）版本提供，全程PDK使用技术指导及后期验证辅助；11)全流程协助产品Tapeout流程，包括数据填报，数据上传，DRC/LVS复查。在满足上述工艺与器件要求的基础上，进行一次多项目晶圆流片：9)单位置面积大小10mm*10mm；10)至少9个wafer 芯片样品提供。
3. 采购的服务的预算金额：人民币76万元。
4. 采用单一来源采购方式的原因及说明
本次芯片设计工艺指定选择华力的ICRD55nm DR工艺升级版本，因为ICRD55nm DR工艺升级版本是基千代工厂现有成熟且支持Stitching的拼接工艺，可以实现晶元级 大小的单颗像素芯片。升级版增加了深P阱，针对单片式有源像素探测器MAPS定制化开发的探测器工艺与器件，支持四阱工艺，支持高阻晶圆或者高阻外延层流片，支 持晶圆减薄至SOum飞Oum,具有完备数字库器件。华力的ICRD55nm DR工艺升级版本是目前国内能够做晶元级拼接的单片式有源像素探测器芯片的唯一工艺，成都中天慧芯科技有限责任公司是华力半导体公司指定的ICRD55nm DR工艺升级版本的唯一代理公司。
二、拟定供应商信息
供应商名称：成都中天慧芯科技有限责任公司
地址：成都市金牛区金泉街道淳风路133号2层附356号
联系人：孙杰
联系电话：18228089884
三、发布公示的媒介
本公示仅在华中师范大学招标信息网http://zb.ccnu.edu.cn/网站上发布。
四、公示期限从2021年3月23日至29日17:30止
潜在供应商对公示内容有异议，请在公示期内以实名书面（盖单位公章、联系人姓名及电话、地址等）形式将意见反馈至华中师范大学招标管理办公室（华师行政楼附楼115室）。
详细地址：湖北省武汉市洪山区珞喻路152号华中师范大学，邮政编码：430079
项目经办人：邱老师 电话：027-67861735或QQ：303625014
电子邮件：303625014@qq.com
华中师范大学招标管理办公室
二〇二一年三月二十二日